CLIPPEDIMAGE= JP02001177146A

PAT-NO: JP02001177146A

DOCUMENT-IDENTIFIER: JP 2001177146 A

TITLE: TRIANGULAR SHAPE SEMICONDUCTOR ELEMENT AND

MANUFACTURING METHOD

THEREFOR .

PUBN-DATE: June 29, 2001

INVENTOR-INFORMATION:

NAME COUNTRY
TADATOMO, KAZUYUKI N/A
OKAGAWA, HIROAKI N/A
KOTO, MASAHIRO N/A
OUCHI, YOICHIRO N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY MITSUBISHI CABLE IND LTD N/A

APPL-NO: JP11363374

APPL-DATE: December 21, 1999

INT-CL (IPC): H01L033/00

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor element capable of easily isolating an element from an epitaxial wafer in high yield and having no maldistribution of a injected carrier amount as fast as possible.

SOLUTION: The triangular shape semiconductor element comprises a laminated structure for sequentially growing an Si-doped n-type GaN layer 2 through a GaN or AlN buffer layer 1 on a sapphire (c) surface substrate 1, an n-type AlGaN clad layer 31, an InGaN MQW light emitting layer 4, an Mg-doped p-type AlGaN

03/16/2003, EAST Version: 1.03.0002

clad layer 32, and a p-type GaN contact layer 5. In this case, the profile shape of the element becomes a triangular shape surrounded at its sidewall by and equivalent M surface ([1-100] surface). Since such an element structure has an equivalent surface of the sidewall surface, hence has entirely equal crackableness and a sectional shape. Thus, the isolation of the element can be facilitated at a high quality level. As a result, the yield of the product can be improved.

COPYRIGHT: (C) 2001, JPO

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-177146 (P2001-177146A)

(43)公開日 平成13年6月29日(2001.6.29)

(51) Int.C1.7

識別記号

ΡI

テーマコート*(参考)

H01L 33/00

H01L 33/00

C 5F041

審査請求 未請求 請求項の数7 OL (全 5 頁)

(21)出願番号

特顏平11-363374

(22)出顧日

平成11年12月21日(1999.12.21)

(71)出頭人 000003263

三菱電線工業株式会社

兵庫県尼崎市東向島西之町8番地

(72)発明者 只友 一行

兵庫県伊丹市池尻4丁目3番地 三菱電線

工業株式会社伊丹製作所内

(72)発明者 岡川 広明

兵庫県伊丹市池尻4丁目3番地 三菱電線

工業株式会社伊丹製作所内

(72)発明者 湖東 雅弘

兵庫県伊丹市池尻4丁目3番地 三菱電線

工業株式会社伊丹製作所内


最終頁に続く

(54) 【発明の名称】 三角形状の半導体素子及びその製法

(57)【要約】

【課題】 エピタキシャルウェハからの素子分離を容易 に且つ歩留まりよく行うことができ、さらにはキャリア 注入量の偏在が可及的に生ずることがない半導体素子を 提供すること。

【解決手段】 サファイア c 面基板 1 上に、G a N または A 1 N バッファ 層 1 0 を介して S i ドープの n 型 G a N 層 2、 n 型 A 1 G a N クラッド 層 3 1、 I n G a N 系の M Q W 発光層 4、 M g ドープの p 型 A 1 G a N クラッド 層 3 2、 p 型 G a N コンタクト 層 5 を 順次成長した 積層 構造を備え、素子の外形形状が、その 側壁が等価 な M 面 ({1-100} 面)で 囲まれた三角形状とする。このような素子構造であれば、 側壁面が等価な面であるから、全く同一の割れやすさ、 断面形状をしており、 容易に且つ高品位に素子分離が行える 結果、製品の 歩留まりの向上を達成できる。



[0003]

1

【特許請求の範囲】

【請求項1】 六方晶系結晶の基板と、その上に形成さ れた六方晶系化合物半導体とからなる三角形状の半導体 素子であって、前記六方晶系化合物半導体の側周囲の面 が {1-100} 面で構成されていることを特徴とする 三角形状の半導体素子。

【請求項2】 六方晶系結晶の基板と、その上に形成さ れた六方晶系化合物半導体とからなる三角形状の半導体 素子であって、前記六方晶系結晶基板の側周囲の面が 角形状の半導体素子。

【請求項3】 上記六方晶系化合物半導体が、GaNを 主な構成材料としていることを特徴とする請求項1また は2記載の半導体素子。

【請求項4】 関周囲の面が {1-100} 面で構成さ れている三角形状で厚肉のサファイア基板に、薄肉のG aN系化合物半導体層が成長されてなる請求項2記載の 三角形状の半導体素子。

【請求項5】 六方晶系化合物半導体層が少なくとも導 電型の異なる2層以上の半導体層を有し、該三角形状の 20 半導体素子に付与する電極パターンを、第1導電型の半 尊体層の表面に形成される透明電極と、この透明電極上 であって三角形の一つの頂点近傍に配置される第1のボ ンディング電極と、第1導電型の半導体層の一部切り欠 きにより表出された第2導電型の半導体層の表面であっ て、前記第1のボンディング電極が配置された頂点と対 向する三角形の辺に近接させて配置された第2のボンデ ィング電極とから構成することを特徴とする請求項1ま たは2に記載の半導体素子。

【請求項6】 上記三角形状の半導体素子の各コーナー 30 部に、曲面が施与されていることを特徴とする請求項1 ~5いずれかに記載の半導体素子。

【請求項7】 六方晶系結晶の基板上に六方晶系化合物 半導体を成長させて積層体を形成し、該積層体の前記基 板側表面において基板結晶の<11-20>方向にあた る三方向にスクライブ傷を入れ、若しくは半導体倒表面 において半導体結晶の<11-20>方向にあたる三方 向にスクライブ傷を入れ、該スクライブ傷に沿って分割 することで前記積層体から三角形状の半導体素子を得る ことを特徴とする半導体素子の製法。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は、六方晶系化合物半 導体層を備える三角形状の半導体素子、例えば半導体発 光素子及び受光素子に関するものである。

[0002]

【従来の技術】近年、GaN系化合物半導体からなる発 光素子や受光素子の開発が盛んに行われている。一般的 に素子形状としては立方体の形状で作られ、素子の上か ら見た形状は正方形又は長方形の矩形形状とされてい

る。ところで、GaN系化合物半導体は、サファイア基 板上に結晶成長される場合が多いが、サファイアもGa Nも硬い材料であるので、ダイシングのみで素子を完全 に切り出すことは難しい。このため、部分的なダイシン グ又はスクライブにより傷を与え、この傷を始点として 割ることによって素子を分離するのが一般的である。

【発明が解決しようとする課題】しかしながら、GaN などの六方晶系の化合物半導体は、その結晶の基本構造 {1-100} 面で構成されていることを特徴とする三 10 からして互いに直交する面の両方、即ち矩形の素子の全 ての面を高品位に割り出すことは困難である。例えば、 サファイア基板ではM面({1-100}面)が割れやす いが、直行するA面({11-20}面)は割れにくいと いう特性があり、M面でならば容易に且つ高品位に分割 できるが、A面であるとスクライビングでは奇麗に分割 できないという問題がある。従って、六方晶系の化合物 半導体にて矩形の半導体素子を作製しようとする場合、 高品位分割ができない面を不可避的に具備せねばなら ず、エピタキシャル成長基板から素子をスクライブして 分離する際に不良品が発生する可能性が大きくなるとい う問題があった。

> 【0004】また、例えばサファイア等の絶縁性基板上 に半導体層を成長させた矩形の半導体発光素子の場合、 その電極としては、矩形素子の対向する角の部分にボン ディング用の電極をそれぞれ形成するのが一般的である (実用新案登録3027676号公報)。しかし、このよ うな素子構造並びに電極構造であると、ボンディング電 極が配置されていない残りの角付近の領域に注入される キャリヤ量が少なくなるといった問題がある。

【0005】従って本発明は、エピタキシャルウェハか らの素子分離を容易に且つ歩留まりよく行うことがで き、さらにはキャリア注入量の偏在が可及的に生ずるこ とがない半導体素子を提供することを目的とする。 [0006]

【課題を解決するための手段】本発明の半導体素子は、 六方晶系結晶の基板と、その上に形成された六方晶系化 合物半導体とからなる三角形状の半導体素子であって、 前記六方晶系化合物半導体の側周囲の面が〈1-10 0) 面で構成されている、若しくは、前記六方晶系結晶 基板の側周囲の面が {1-100} 面で構成されている ことを特徴とするものである。

【0007】上記半導体が、GaNを主な構成材料とし ている場合に本発明は特に好適である。具体的には、< 1-100>方向と等価な3方向の切断面を備える厚肉 のサファイア基板に、薄肉のGaN系化合物半導体層が 成長されてなる三角形状の半導体素子が好適である。

【0008】より具体的な本発明の半導体素子は、六方 晶系化合物半導体層が少なくとも導電型の異なる2層以 上の半導体層を有し、該三角形状の半導体素子に付与す 50 る電極パターンを、第1導電型の半導体層の表面に形成

される透明電極と、この透明電極上であって三角形の一 つの頂点近傍に配置される第1のボンディング電極と、 第1導電型の半導体層の一部切り欠きにより表出された 第2導電型の半導体層の表面であって、前記第1のボン ディング電極が配置された頂点と対向する三角形の辺に 近接させて配置された第2のボンディング電極とから構 成することを特徴とするものである。

【0009】上記構成において、三角形状の半導体素子 の各コーナー部に、曲面が施与するようにすることをが 望ましい。

【0010】また、本発明にかかる半導体素子の製法 は、六方晶系結晶の基板上に六方晶系化合物半導体を成 長させて積層体を形成し、該積層体の前記基板側表面に おいて基板結晶の<11-20>方向にあたる三方向に スクライブ傷を入れ、若しくは半導体側表面において半 導体結晶の<11-20>方向にあたる三方向にスクラ イブ傷を入れ、該スクライブ傷に沿って分割することで 前記積層体から三角形状の半導体素子を得ることを特徴 とするものである。

[0011]

【作用】上記本発明の構成によれば、割れやすい面(例 えばサファイアのM面)で周囲が形成された、三角形の 形状の素子構造であるので、素子の側壁が高品位に形成 された素子を提供することができる。即ち、エピタキシ ャル成長基板からの素子分離の際に、スクライブの傷を 入れるだけで簡単に且つ側壁の品質が良好な状態で分割 することができる。この結果、光取り出し効率も向上す るという付随的作用も奏する.

【0012】また、請求項5に示す態様でポンディング 電極を配置することによって、三角形の一つの頂点から 対向する辺へ電流が流れる様にできるので、チップ全面 にキャリヤ注入が可能になり、矩形素子の場合に問題と なるキャリア注入の偏在の問題を解消できる。

【0013】さらに本発明の半導体素子の製法によれ ば、六方晶系結晶基板若しくは化合物半導体は120° 互いにずれた三方向の<11-20>方向線を有する が、これに沿ってスクライブ傷を入れて割ることで、若 干の面乱れが発生する可能性はあるものの、割られてで きた面をほぼ {1-100} 面とすることができ、高品 質な面で囲まれた三角形状の半導体素子を製造すること ができる。

[0014]

【発明の実施の態様】以下発明の実施態様につき詳細に 説明する。図1は一般的なGaN系LED構造の一例を 示した図である。図にしたがって説明すると、サファイ アc面基板1上に、低温成長したGaNまたはAINバ ッファ層10を介してSiドープのn型GaN層2、n 型AIGaNクラッド層31、InGaN系のMQW発 光層4、Mgドープのp型AlGaNクラッド層32、 p型GaNコンタクト層5を順次成長して素子構造のエ 50 ら延伸される帯状電極72とから構成している。

ピタキシャル成長基板 (エピ基板) が形成される。この 時、サファイア基板1の面方位とGaN系デバイス構造 部Dの面方位は30度ずれることが知られている。すな わち、サファイア基板1のM面、A面がGaN系デバイ ス構造部DのA面、M面となる。

【0015】通常のフォトリソグラフィー技術、RIE 技術、電極形成技術を使って素子化したあと、サファイ ア面側からダイヤモンドのポイントでスクライブ(けが く)し、機械的に曲げ応力を加えてブレーク(破断)し 10 て素子分離する。この時、サファイア基板の方が圧倒的 に厚いために、サファイア基板の割れ方に素子分離の仕 上がりが殆ど左右される。 図1の様に方形状にチップを 切り出す場合、サファイアA面({11-20}面)と M面 ({1-100}面)で側面が囲まれた形状とな る。この時、M面の方が比較的平たんな面となり、A面 はがたがたした荒れた面となる。一方、M面はサファイ アのへき開面であるR面({1-102}面)が発生し やすい性質も合わせ持ち、特段の注意が必要となる。 【0016】すなわち、直交する面の性質が大きく異な 20 るために、素子分離工程に特別な注意が必要であり、得 られたチップの形状も異方性が強い。このため、異常な 割れ方をする場合が多発し、製品の歩留まりを低下させ

る要因となっている。

【0017】これに対し、図2は本発明にかかるGaN 系LED構造の一例を示し、サファイアc面基板1上 に、低温成長したGaNまたはA1Nバッファ層10を 介してSiドープのn型GaN層2、n型AlGaNク ラッド層31、InGaN系のMQW発光層4、Mgド ープのp型A1GaNクラッド層32、p型GaNコン タクト層5を順次成長した積層構造を備えている点は上 記と同様であるが、素子の外形形状が、その側壁が等価 なM面({1-100}面)で囲まれた三角形をしてい る点で相違している。このような素子構造であれば、側 壁面が等価な面であるから、全く同一の割れやすさ、断 面形状をしており、容易に且つ高品位に素子分離が行え る結果、製品の歩留まりの向上を達成できる。なお、本 発明において {1-100} 面という場合、その面が完 全無欠に {1-100} 面であることのみを指すのでは なく、スクライブの際や素子分割の際等に不可避的に生 じてしまうような若干の誤差を許容するものである。

【0018】上記三角形状のGaN系LEDに付与する 電極パターンは、図示するように、p型GaNコンタク ト層5の表面に形成される透明電極71と、この透明電 極71上であって三角形の一つの頂点近傍に配置される 第1のボンディング電極61と、p型半導体層の一部切 り欠きにより表出されたn型GaN層2の表面であっ て、前記第1のボンディング電極61が配置された頂点 と対向する三角形の辺に近接させて配置された第2のボ ンディング電極62と、第2のボンディング電極62か

【0019】取出電極の位置関係をこのように配置する ことにより、三角形に頂点に形成された第1のポンディ ング電極61から、第2のボンデング電極62が形成さ れた辺までの距離が略等しくなり、この結果均一な電流 注入を可能とすることができる。発光素子の場合、外部 量子効率を方形の場合と比較すると、約15%向上する ことが可能である。

【0020】本発明で用いる六方晶系化合物半導体とし ては、例えばGaN、AIGaN、InGaAIN、I n Ga Nなどが例示できる。目的とする半導体素子が発 10 光素子である場合、基板側からGaNバッファ層、Si ドープn-GaN層、Siドープn-AlGaN層、I nGaN系多層量子井戸構造層、Mgドープp-A1G aN層、MgドープpーGaN層からなる多層構造が例 示できる。

【0021】また本発明で用いる六方晶系の結晶基板と ノ しては、サファイア基板、SiC基板、GaN基板、Z nOなどの各種六方晶系の結晶基板を用いることが出来 るが、この基板の上に成長させる六方晶系化合物半導体 の品質を向上させるためには、サファイア基板、SiC 20 基板、GaN基板を用いることが好ましい。

【0022】本発明の代表的な実施例として、上述した ように、サファイア基板上にGaN系化合物半導体から なる発光層を成長させたLEDが挙げられる。この場 合、サファイア基板の面方位とGaN系化合物半導体の 面方位は30度ずれることになるが、一般的にLED等 のデバイスは、発光部等を構成するGaN系化合物半導 体層は10μm以下程度の薄肉であり、これに対しサフ ァイア基板は50~500 μm程度の厚肉である。従っ てこのような場合にあっては、厚肉のサファイア基板の 30 切断面を、ほぼ<1-100>方向と等価な3方向の切 断面を備えるように素子分離すれば、容易且つ高品位な 素子分離が行い得る。

【0023】本発明の三角形状の半導体素子は、エピタ キシャル成長基板から各素子が三角形状を呈するよう に、しかもその分離面がほぼ {1-100} 面となるよ うに素子分離をすることで得られる。このような分離の 方法としては、エピタキシャル成長基板の前記基板側表 面において基板結晶の<11-20>方向にあたる三方 向にスクライブ傷を入れ、該スクライブ傷に沿ってナイ フエッジで機械的な力をかける等して分割する方法が挙 げられる。

【0024】基板が半導体層より充分厚い通常の場合は 上記の方法で良い。例えば、GaN系半導体発光素子の 場合は80μm程度の厚さのサファイア基板に数μm厚 さのGaN系化合物半導体層が積層された態様となる が、この場合サファイア基板の裏面にスクライブ傷を入 れて割れば、サファイアの {1-100} 面とGa Nの {1-100}面との間には30°のズレが存在してい

{1-100} 面で分割されることになる。一方、サフ ァイア基板が40μm程度の厚さで、GaN系化合物半 導体層の厚さが20μm程度の特殊な素子にあっては、 サファイア基板の裏面側から割るとGaN層が機械強度 的に優勢となって奇麗な分割面が得られない可能性があ るので、このような場合は、半導体側表面において半導 体結晶の<11-20>方向にあたる三方向にスクライ ブ傷を入れて割るようにしてもよい。なお、サファイア に代えてSiC基板やGaN基板を用いる場合は、上記 の {1-100} 面のズレは生じないため、基板側、半 導体側のいずれから割っても良い。

【0025】ボンディング電極61,62の配置位置 は、一方が三角形の頂点に位置し、他方が当該頂点と対 向する辺に沿った任意の位置にあれば良い。 例えば図2 においては、第2のボンディング電極62を対向辺の中. 央に配置しているが、これを第1のボンディング電極6 1が配置されていない残りの2つの頂点のいずれか近傍 に配置するようにしても良い。また、第2のボンディン グ電極62を頂点に配置し、第1のボンディング電極6 1をその対向辺の中央付近に配置してもよい。

【0026】透明電極71は実質的に透明な導電性薄膜 で構成された電極が用いられるが、この他に不透明では あるが構型に電極パターンを設けることで実質的に透明 性を担保した電極であっても良い。また、帯状電極72 は電流注入効率をより向上させたい場合に必要に応じて 設ければ良い。

【0027】なお、GaN基板上にGaN系のデバイス 構造を形成した場合、基板とデバイス構造部の結晶方位 が一致しているので、素子断面全部が等価なM面({1 -100}面)で三方が囲まれることになりより好まし い。また、導電性の基板であるので、第一のボンディン グ電極61は三角形の頂点の隅、あるいは中央付近とど こにでも設けることができる。

【0028】ところで、本発明にあっては半導体素子を 三角形状とするため、そのコーナー部は自ずと矩形素子 に比べて鋭利となり機械的破損を受け易くなりがちであ る。そこで、コーナー部には面取り的な曲面を施与する ことが望ましい。この曲面の形成方法としては、エッチ ング加工用のマスク形状を曲面に施与する等の方法を採 用することができる。

[0029]

【実施例】以下具体的な実施例につき説明する。本実施 例では図2に示した構造のサファイア基板上にデバイス 構造を形成した例を示す。使用した結晶成長装置は通常 のMOVPE装置である。まず、サファイアc面基板を MOVPE装置の反応管内の所定の場所に装填し、10 50℃の水素雰囲気中で5分間サーマルクリーニングを 行った。次に、350℃まで基板温度を下げてからA1 Nのバッファ層を20nm成長し、1000℃まで昇温 るものの、厚さによる優位性により全体がサファイアの 50 してから3μmのn-GaNを成長した。ドーパントは 7

Siである。更に、50nm厚みのn-AlGaNを成長し、700℃に基板温度を下げてInGaN系の層(MQW構造、Well層は3層)を成長した。再度、1000℃に昇温してからMgドープのp-AlGaN層を30nm成長し、引き続きp-GaN層を成長した。反応管内雰囲気を窒素ガスに切り替えて室温まで冷却した。

【0030】通常のフォトリソグラフィー技術、反応性イオンエッチング技術(RIE)、真空蒸着技術を使ってエピタキシャル基板を素子加工した。サファイア基板 10 は350μmの厚みがあるので、全体を80μmになるように研磨を行った。その後、サファイア基板側からダイヤモンド刃の付いたポイントで<11-20>方向と等価な3方向にスクライブした。スクライブの傷に沿ってナイフエッジで機械的な力をかけて素子分離を行った。その結果、等価な {1-100} 面で囲まれたしE Dチップが作製された。

[0031]

【発明の効果】以上説明した通りの本発明の三角形状の

半導体素子によれば、関周囲を構成する面が {1-100} 面で構成されているので、エピタキシャル成長基板からの素子分割の際、デバイスチップの各端面が均質な形状でブレーキングされる。従って、極めて高品位な関周囲を備える半導体素子を得ることができ、製品の歩留まりを向上させることができる。また、三角形状とすることで、キャリヤ注入も全面に均等に起こるために、量子効率も格段に向上させることができる。

【図面の簡単な説明】

0 【図1】従来の矩形型GaN系LED構造を示す斜視図である。

【図2】本発明の三角形状のGaN系LED構造を示す 斜視図である。

【符号の説明】

1 基板


31,32 クラッド層

4 発光層


61,62 ボンディング電極

D GaN系デバイス構造部

【図1】



【図2】



フロントページの続き

(72)発明者 大内 洋一郎 兵庫県伊丹市池尻4丁目3番地 三菱電線 工業株式会社伊丹製作所内 F ターム(参考) 5F041 AA03 AA41 CA05 CA23 CA34 CA40 CA46 CA65 CA74 CA76 CA77 CA88